PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02246093 A

(43) Date of publication of application: 01.10.90

COPYRIGHT: (C)1990,JPO&Japio

(51) Int. CI

G11C 11/417 G11C 11/409 H03K 5/02 H03K 19/017

(21) Application number: 01063881

(22) Date of filing: 17 . 03 . 89

(71) Applicant:

FUJITSU LTD FUJITSU VLSI LTD

(72) Inventor:


FURUKAWA CHIAKI


(54) SEMICONDUCTOR CIRCUIT

(57) Abstract:

PURPOSE: To shorten a data inverting time in a sense amplifier by respectively connecting field effect transistors (TR) in the same type between the respective complementary output terminals of a complementary output circuit and a power source terminal, connecting respective gates to the other output terminals, and restricting the amplitude of a complementary signal.

CONSTITUTION: Complementary fine voltages stored through a differential amplifier into a memory are respectively inputted to inputs IN and IN' of a sense amplifier 1. The sense amplifier has a function to amplitude the voltage, connects one of the drain or source of field effect TRs 2 and 3 to respective complementary output terminals 6 and 7, and connects the source or drain of the TRs 2 and 3 to power source terminals 4 and 5. In such a case, since the amplitude of the output terminal voltage is narrowly composed, the inversion of the output can be fast detected by an X. Thus the inverting time of the output data of the sense amplifier can be shortened.





			•	
			•	•
				:
				•



⑱日本国特許庁(JP)

⑪特許出願公開 🐇

學公開特許公報(A) 平2-246093

®Int.Cl. 5

識別記号

庁内整理番号

每公開 平成2年(1990)10月1日

G 11 C 11/409 H 03 K 5/02 19/017

L

7631-5 J 8326-5 J 8522-5B 8522-

-5R

G 11 C 11/34

305 354

審査請求 未請求 請求項の数 3 (全5頁)

❸発明の名称

Ø代 理·人

半導体回路

创特 頭 平1-63881

顧 平1(1989)3月17日 ❷出

@ 発明 古川 千 秋

愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエル

エスアイ株式会社内

富士通株式会社 砂出 願 人 **勿出** 顧 人 富士通ヴィエルエスア

神奈川県川崎市中原区上小田中1015番地

愛知県春日井市高蔵寺町2丁目1844番2

イ株式会社

弁理士 青 木 朗

外4名

1. 発明の名称

半導体回路

2. 特許請求の範囲

1. 相補出力回路の各相補出力端子と電源端子 との間に同一タイプの世界効果トランジスタをそ れぞれ接続するとともに該トランジスタの各々の ゲートは互に他方の核出力端子と接続され、相補 信号の振幅が制限されていることを特徴とする半 導外回路。

2. 核トランジスタはアチャネル型電界効果ト ランジスタでありかつ電源端子は低電位偶電源端 子であることを特徴とする請求項1記載の半導体 画路。

3. 該トランジスタはNチャネル型電界効果ト ランジスタでありかつ電源端子は高電位側電源端 子であることを特徴とする請求項1配線の半導体 园路。

3. 発明の詳細な説明

【概要】

本発明は特に演算回路に使用される半導体回路 に関し、

演算回路における出力信号の反転時間を短縮す ることを目的とし

相補出力国路の各々の相補出力端子と電源端子 との間に同一タイプの電界効果トランジスタをそ れぞれ接続せしめ、かつ垓トランジスタの各々の ゲートは耳に値方の出力端子と接続され、相補信 号の振幅が制限されるように構成する。・

(産業上の利用分野)

本発明は特に演算団路に使用される半導体回路 に関するものである。

〔従来の技術〕

近々、LSIを主体とする回路特にメモリー等 の大型演算回路においては演算速度の高速化に対 する要求が一層強くなってきている。処で従来例

えばスタティックRAM等のメモリー回路に使用 されているセンスアンプはメモリー内の微小電圧 信号を後段の例えば C-MOS国路を作動するに必要 な電位差をもつように増幅しているものでありせ ンスアンプでの出力データーの反転をアドレスト ランジションディテクター (ATD)国路から発生さ れるクロックによって行ってきている。然しなが らクロックを使用して出力データーを反転させる 場合には通常4~5nsのクロックが使用されるが 故クロックが入力されている間はアクセスされず、 クロックが抜けた後反転動作が行われることから クロックの幅が問題となる。そこで演算国路の髙 速化が進みアドレスアクセスが15ns以下を目標・・ とするデバイスにおいては、従来のようなATD 国路から発生される上記のようなクロックを用い たのではクロックの幅が太すぎたり、クロックの 発生速度が遅いため高速化には限界があった。又 この目的のためクロックの幅を狭くすることが考 えられるが、電報マージン或は温度マージンを考 遺すると眩クロックの幅をある一定値以下にする

いるデーターを読み出すのに使用されセンスアンプのような相補的なデーター出力を行う回路の両出力端子に同一チャネル型の電界効果トランジスタ例えばNOSPETとした時にはPチャネルNOSPET、 成はNチャネルNOSPETのいずれか一方を接続しか つそのゲートを互にたすきがけ状にして当該トラ ンジスタが接続している出力端子とは異る他の出 力端に接続したものである。

本発明においては相補出力端子の各々には各トランジスタのゲートを除く電極の一方が接続され、 又各トランジスタのゲートを除く他方の電極を電源に接続されるものである。この場合電界効果トランジスタがPチャネルのものであれば電源は低電位側となりNチャネルであれば逆となる。

本発明において、該回路の出力は、該各相補出力端子部と該トランジスタとの接続ノード部A、Bから取り出すことにより、各相補出力の反転を認識することが出来る。本発明ではこのように回路を組むことにより相補出力SO、SOの相互の電位差を使来のものより減少させることが可能と

ことは困難であった。

そのためクロックを用いずにセンスアンプにおける出力データーの反転を高速に行うことの出来る技術の開発が要求されていた。

(発明が解決しようとする課題)

本発明の目的は上記従来の欠点を改良し、クロックを用いずにセンスアンプの出力データーの反 転時間を短縮することが出来る演算回路を提供し ようとするものである。

[課題を解決するための手段]

本発明は上記目的を達成するため次のような構成を有するものである。即ち相補出力国路の各々の相補出力端子と電源端子との間に同一タイプの電界効果トランジスタをそれぞれ接続せしめ、かつ終トランジスタの各々のゲートは互に他方の談出力端子と接続され、相補信号の振幅が制限されている半導体回路である。

即ち本発明においては、メモリーに記憶されて

なる。

(作用)

本発明においては、上記のような構成を採用したことによりクロックパルスを使用しなくても、 抜相補出力回路の相補出力強子間の出力レベルの 差を縮小される事によりデータの反転を短縮され る事が出来る。

従って従来の方式に比べて出力の反転を認識し うる時間が早められ、

よって出力の反転に要する時間を短縮することが 可能となる。

(実施例)

以下に本発明に係る半導体回路の具体例を図面を参照しながら説明する。

第.1 図は本発明に係る半導体回路の1 実施例を 示すものであり相補出力回路の1 例としてメモリ 一の読み出し回路に適用したセンスアンプ 1 を示 している。 技センスアンプーはその入力「N及び「Nに、 バイボーラ C-MOS等から構成される差勢アンプ (図示せず)を介してメモリーに記憶されている 相補的な数小電圧がそれぞれ入力される。

該センスアンプはこれをCMOSレベルまで増幅する機能を有するものである。かかるセンスアンプ1において、その相補出力備子6及び7のそれぞれに電界効果トランジスタ2、及び3のドレイン又はソースの一方を接続し、該トランジスタ2、3のソース又はドレインを電源備子4、及び5と接続する。

本発明における抜トランジスタ 2、 3 は同一タイプの電界効果トランジスタ (PBT)であることが必要である。

つまり該電界効果トランジスタ(PET)がMOS型FETである場合には、そのいづれもがPチャネルMOSトランジスタかNチャネルMOSトランジスタである。又族トランジスタ2。3のゲート8、及び9は、当族トランジスタが接続している相補出力端子とは異る他の相補出力端子に接続

されている。

即ちトランジスタ2のゲート8は相補出力端子で又、トランジスタ3のゲート9は他の相補出力端子6にそれぞれ接続されるように構成する。つまりゲートの接続は互にたすき掛け状とで電子のである。又、本発明において使用される電力としては、それが導出からに、センスアンプの相補出力端子が設まれる電液の一部を吸収しうる程度に設定されていることが好ましい。

第1図においてはPチャネル型MOSトランジスタを用いて構成した回路の一具体例が示されている。

又、Nチャネル型MOSトランジスタを用いて 構成した他の回路が第4図に示されている。

尚本発明において、該センスアンプの出力は、 該相補出力端子とトランジスタとの接続ノード部 A及びB(つまり他のトランジスタのゲートとの 接続部でもある)から取り出すことが出来る。

次に本実施例の半導体国路の作動について説明

する.

第2図(a) は本発明に係る電圧振幅協少国路 を使用しない従来の方式における相補出力論子の 電圧変化を示す図であり、第2図(b) は本発明 における同様の電圧変化を示したものである。

まず第1図において相補出力論子6がHで同出 力が上であるとすると、HOSFET 2 はPチャネル型であるからゲートがLであるため導通を引張してあるなる電流を引張いるのであるない。しかしながら上述したようにHOSFET 2 における準温量は論子6から供給されるで、ではいるはならず第2図(a)のレベルがはおいてはLとはならず第2図(ca)のレベルがはいてはLとはならず第2図(ca)のレベルがはかいてはLとはならず第2図(ca)のレベルがは少はするがHレベルを維持したままとなる。

従ってMOSFET3は非導通の状態を続けるためノードBにおいては、Lの状態が維続される。そのため該相補出力端子6、7の出力SO、SOは第2図(b)の左側の状態を示している。つまり相補出力端子6、7の電圧は従来のもの(第2図

(a))に比べて出力装幅は縮少しうるのであり本 実施例では従来の方法よりSOの出力電圧を IV 程度低くすることが可能となった。

その後メモリーの読み出しが変り入力IN、 INの入力電圧が変化したとすると相補出力端子 6の電圧が下降し始め反対に相補出力端子7の電圧が上昇するが上記回路の作動により両出力端子 の出力波形は第2図(b)のようになり、最終中の は助力端子電圧が反転した時でもSOの電圧 同図に示すように従来の電圧より低く出来る。 まり V ccよりも 1 V 低い電圧に維持することが出来る。

本実施例においては出力端子電圧の振幅が狭くくなように構成されているため出力の反転を実施け早ることが可能となる。そこで本数を別において出力電圧の日からLに変化する処をあるしたい値電圧で把握して反転を検出するように設計しておけば第2図(b)におけるデータに設計しておけば第2図の時間は早められるため回路の演算速度はそれだけ高速にしうる。

本発明に使用されるセンスアンプの回路の例を 第 5 図に示しておく。

同國に於いて、 ≠ はクロックで H の時には該センスアンプはリセットされ、 L の時には、該センスアンプは動作状態となる。

尚本実施例とは別にNOSFETとしてNチャネル型のものを使用することが出来るがこの場合にはNチャネルNOSFETトランジスタのドレイン側を高電位側電源端子に接続する必要があり、又出力SO. SOの波形は第2図(b)とは逆にVas側がかさ上げされることになるため反転の検出は出力レベルがしからHとなる処で把握するよう設計することが必要となる。

SO. SOの出力変化は例えば第3図に示すような一般的なDoutパッファー固路10を用いてその出力の変化を出力(Dout)として取り出すように構成してもよい。この場合のDoutパッファーの論理はSO, SOの双方がHの時にはMOSトランジスタC、又はDのゲートはHとならずDoutはH1-Zとなり、出力は出ない。

力被形を示す図であり第2図(b)は本発明におけるセンスアンプの出力被形を示す図である。

. 第3図はセンスアンプの出力により駆動される パッファー回路の例を示す図である。

第4図は本発明における半導体回路の他の実施 例を示す図である。

第5回は本発明で使用されるセンスアンプの回 路例を示す図である。

1…センスアンプ、

2. 3…電界効果トランジスタ、

4.5…電源端子、 6.7…相補出力端子、

8. 9 …ゲート

1 0 … Boulパッファー.

SO、SOのいづれか一方がしとなったのを検知してDeetからH又はしの信号が出力されるような論理構成とすることが出来る。

本発明に係る半導体はセンスアンプの出力側に 適用する例として説明して来たが本発明機能が発 揮しうる範囲内であればいかなる分野にでも適用 しうることは明らかである。


(効果)

本発明は上記のような構成と作用を有するものであるため、クロックを使用せずしかも相補出力電圧の振幅を小さくなるように押えてあるので比較的スピードロスの大きいセンスアンプにおけるデーター反転時間を短縮することが出来る他、クロックを使用しないため回路が簡略化されしかも消費電波を現象させることも出来る。


4. 図面の簡単な説明

第1図は本発明における半謀体回路の1実施例 を示す図である。


第2図(a)は従来におけるセンスアンプの出




第1図




(g)は在来の回路、(b)は本見明の回路による変形を それぞれ来す。 第 2 図





本発明における半導体回路の他の実施例を示す回 第 4 図



第 5 図

			1
		· · · · · · · · · · · · · · · · · · ·	
		:	
		:	